This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES


Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.


As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.



```
ANSWER 1 OF 2 WPINDEX COPYRIGHT 2003 THOMSON DERWENT on STN
L1.
                        WPINDEX
     1998-232891 [21]
AN
                        DNC C1998-072769
DNN N1998-184526
    Integrated complementary metal oxide semiconductor circuit
structure - comprises semiconductor islands comprising silicon-
germanium compounds and strained silicon layers formed on insulating
layer on support.
     L03 U13
     FRANOSCH, M; LUSTIG, B; SCHAEFER, H
IN
     (SIEI) SIEMENS AG; (INFN) INFINEON TECHNOLOGIES AG
PΑ
CYC 27
                   A2 19980429 (199821)* DE
                                              10p <--
PΙ
         R: AL AT BE CH DE DK ES FI FR GB GR IE IT LI LT LU LV MC NL PT
RO SE
            SÏ
                                               q8
                   A 19980424 (199827)
     JP 10107294
                   A 19981101 (199918)
     TW 344140
     KR 98024988 · A 19980706 (199927)
                   A 19991207 (200004)
     US 5998807
                   B1 20020515 (200234) DE
     EP 838858
         R: DE FR GB
                  G 20020620 (200240)
     DE 59707274
    EP 838858 A2 EP 1997-113774 19970808; JP 10107294 A JP 1997-276394
     19970924; TW 344140 A TW 1997-114049 19970926; KR 98024988 A KR
1997-48906
     19970926; US 5998807 A US 1997-925672 19970909; EP 838858 B1 EP
     1997-113774 19970808; DE 59707274 G DE 1997-507274 19970808, EP
     1997-113774 19970808
FDT DE 59707274 G Based on EP 838858
PRAI DE 1996-19639874 19960927
                        WPINDEX
     1998-232891 [21]
           838858 A UPAB: 19980528
     An integrated complementary metal oxide semiconductor (CMOS)
strained silicon layers (4, 5) with the same lattice constants and
and n-channel MOS transistors being provided in respective islands.
```

An integrated complementary metal oxide semiconductor (CMOS) circuit structure has semiconductor islands (6) which have Sil-xGex and strained silicon layers (4, 5) with the same lattice constants and which are formed on an insulating layer (2) on a support (1), p-channel and n-channel MOS transistors being provided in respective islands. Also claimed is the production of an integrated CMOS circuit structure, in which: (a) the silicon layer (3) of a silicon-on-insulator(SOI) substrate (1, 2, 3) is structured to form islands and partially expose the insulating layer (2) surface; (b) a Sil-xGex layer (4) and a strained silicon layer (5) are produced on the structured silicon layer(3) to form semiconductor islands (6); (c) the thickness of the Sil-xGex layer (4) is chosen in accordance with that of the structured silicon layer (3) to achieve lattice constant matching; and (d) n-channel and/or p-channel transistors are formed in the semiconductor islands (6).

ADVANTAGE - Short channel effects and punch-through effects are avoided and a high charge carrier mobility is ensured since mechanical stresses in the Si1-xGex layer are relieved to achieve a defect-free Si1-xGex layer even at a high germanium content of greater than 40%. Dwg.9/9



Europäisches Patentamt

European Patent Office

Office eur peen d's brevets



EP 0 838 858 A2

(12)

EUROPÄISCHE PATENTANMELDUNG

- (43) Veröffentlichungstag: 29.04.1998 Patentblatt 1998/18
- (51) Int. CI.⁶: **H01L 27/092**, · H01L 27/12, H01L 21/86

- (21) Anmeldenummer: 97113774.0
- (22) Anmeldetag: 08.08.1997
- (84) Benannte Vertragsstaaten:
 AT BE CH DE DK ES FI FR GB GR IE IT LI LU MC
 NL PT SE
 Benannte Erstreckungsstaaten:
 AL LT LV RO SI
- (30) Priorität: 27.09.1996 DE 19639874
- (71) Anmelder: SIEMENS AKTIENGESELLSCHAFT 80333 München (DE)


- (72) Erfinder:
 - Lustig, Bernhard, Dr. 81737 München (DE)
 - Schäfer, Herbert, Dr.
 85635 Höhenkirchen-Siegertsbr. (DE)
 - Franosch, Martin
 81739 München (DE)

(54) Integrierte CMOS-Schaltunsanordnung und Verfahren zu deren Herstellung

(57) Auf einer isolierenden Schicht (2), die auf einer Trägerplatte (1) angeordnet ist, sind Halbleiterinseln (6) angeordnet, die jeweils mindestens eine Si_{1-x}Ge_x-Schicht (4) und eine verspannte Siliziumschicht (5) umfassen, die im wesentlichen die gleiche Gitterkon-

stante wie die Si_{1-x}Ge_x-Schicht (4) aufweist. Die Halbleiterinseln werden vorzugsweise durch selektive Epitaxie gebildet und umfassen p-Kanal-MOS-Transistoren und/oder n-Kanal-MOS-Transistoren.

FIG9



Bei Strukturverkleinerungen in der MOS-Technik nach dem Prinzip der ähnlichen Verkleinerung bleiben im Mikrometerbereich die Eigenschaften von MOS-Transistoren und CMOS-Schaltungen im wesentlichen erhalten. Bei MOS-Transistoren mit Kanallängen von zum Beispiel unter 100 nm treten jedoch Kurzkanal- und Puncheffekte auf.

Diese können zwar teilweise durch eine erhöhte Dotierung des Substrats ausgeglichen werden, eine derartige hohe Dotierung des Substrats führt jedoch unter anderem zu einer Verschlechterung der Ladungsträgerbeweglichkeit im Kanal.

Ferner muß bei MOS-Transistoren mit Kanallängen unter 100 nm die Unterschwellsteilheit d In(I_{drain})/d V_{gate} maximiert werden, damit auch bei niedrigen Betriebsspannungen die Ströme im leitenden Zustand und im nichtleitenden Zustand des Transistors deutlich unterschieden werden können. Schließlich müssen, um extreme Kurzkanaleffekte zu vermeiden, flache Source/Drain-Gebiete eingesetzt werden, die einen kleinen spezifischen Serienwiderstand von der Größenordnung 100 Ωμm aufweisen.

In der Literatur (siehe zum Beispiel K. Rim et al. IEEE IEDM Tech. Dig., Seite 517 (1995)) ist vorgeschlagen worden, zur Vergrößerung der Ladungsträgerbeweglichkeit n- und p-Kanal-Transistoren in Substraten zu realisieren, die mindestens im Kanalbereich der Transistoren verspanntes Silizium aufweisen. Unter verspanntem Silizium wird dabei Silizium verstanden, dessen Gitterkonstante gegenüber dem ungestörten Siliziumkristall in zwei Raumrichtungen vergrößert ist.

Derartiges verspanntes Silizium wird dadurch hergestellt, daß Silizium auf einem Substrat mit größerer Gitterkonstante gitterangepaßt aufgewachsen wird. Als Substratmaterial ist Si_{1-x}Ge_x geeignet. Ein Problem bei der Herstellung von verspanntem Silizium sind die hohen Defektdichten in der Si_{1-x}Ge_x-Unterlage.

Es ist vorgeschlagen worden (siehe A. R. Powell et al. Appl. Phys. Lett. 54, Seite 1856 (1994)), die Si₁. _xGe_x-Schicht auf die gedünnte Siliziumschicht eines SOI-Substrates aufzuwachsen. Spannungen in der Si₁. _xGe_x-Schicht relaxieren in diesem Fall in die darunterliegende gedünnte Siliziumschicht, sofern der Germaniumanteil in der Si_{1-x}Ge_x-Schicht unter 15 Prozent liegt.

Zur Herstellung sehr flacher Source/Drain-Gebiete mit geringem Serienwiderstand ist von Y. Mitani et al. IEEE VLSI Tech. Dig., Seite 91 (1996), vorgeschlagen worden, die Source/Drain-Gebiete durch Ätzen von Vertiefungen in die Oberfläche des Substrats und selektives, in situ dotiertes Aufwachsen von amorphem Silizium und anschließendes Rekristallisieren des amorphen Siliziums herzustellen.

Der Erfindung liegt das Problem zugrunde, eine integrierte CMOS-Schaltungsanordnung und ein Verfahren zu deren Herstellung anzugeben, in der Kurzkanaleffekte und Puncheffekte vermieden werden und

eine hohe Ladungsträgerbeweglichkeit sichergestellt wird.

Dieses Problem wird erfindungsgemäß gelöst durch eine CMOS-Schaltungsanordnung gemäß Anspruch 1 sowie ein Verfahren zu deren Herstellung gemäß Anspruch 6. Weitere Ausgestaltungen der Erfindung gehen aus den Unteransprüchen hervor.

In der erlindungsgemäßen CMOS-Schaltungsanordnung sind die Transistoren in Halbleiterinseln angeordnet, die auf einer isolierenden Schicht angeordnet sind. Jede der Halbleiterinseln umfaßt eine Si. xGex-Schicht und eine darauf angeordnete verspannte Siliziumschicht. Die Si_{1-x}Ge_x-Schicht kann von der isolierenden Schicht durch eine Siliziumschicht getrennt sein. Die verspannte Siliziumschicht weist im wesentlichen die gleiche Gitterkonstante wie die Si_{1-x}Ge_x-Schicht auf. In jeder Halbleiterinsel können mechanische Spannungen der Si_{1-x}Ge_x-Schicht gegebenenfalls über die darunter angeordnete Siliziumschicht, oder durch das gegebenenfalls zum Beispiel thermisch aufgeweichte Isolationsmaterial zu den Seiten der Halbleiterinseln relaxieren. Daher weist die Si_{1-x}Ge_x-Schicht auch bei Germaniumanteilen über 40 Prozent praktisch keine Defekte auf. Die Verwendung von Si_{1-x}Ge₂-Schichten mit Germaniumanteilen über zum Beispiel 15 Prozent hat den Vorteil, daß in der darauf verspannten Siliziumschicht wesentlich höhere Elektronen- und Löcherbeweglichkeiten erhalten werden.

Bei einem Germaniumanteil von zum Beispiel 40 Prozent kann die Dicke der Siliziumschicht zum Beispiel 10 nm, der Si_{1-x}Ge_x-Schicht 20 nm und der verspannten Siliziumschicht 10 nm betragen. Es liegt im Rahmen der Erfindung, die Siliziumschicht im Dickenbereich zwischen 0 nm und ca. 20 nm, die Si_{1-x}Ge_x-Schicht im Dikkenbereich zwischen 10 nm und 50 nm und mit Germaniumanteilen von 20 Prozent bis 50 Prozent und die verspannte Siliziumschicht im Dickenbereich zwischen 5 nm und 20 nm herzustellen.

in dem MOS-Transistor bildet sich im leitenden Zustand sowohl für n-Kanal- als auch für p-Kanal-Transistoren ein leitender Kanal an der Oberfläche der verspannten Siliziumschicht aus.

Um die Ausbildung vergrabener Kanale an der Grenzfläche zwischen der $Si_{1-x}Ge_x$ -Schicht und der verspannten Siliziumschicht zu vermeiden, liegt es im Rahmen der Erfindung, zwischen der $Si_{1-x}Ge_x$ -Schicht und der verspannten Siliziumschicht eine Pufferschicht vorzusehen, die $Si_{1-y}Ge_y$ enthalt mit $y \le x$ und in der der Germaniumanteil abnimmt. Die Pufferschicht weist den geringsten Germaniumanteil an der Grenzfläche zur verspannten Siliziumschicht auf.

Zur Realisierung einer symmetrischen CMOS-Schaltungsanordnung, in der die Schwellenspannung von n-Kanal-Transistoren gleich der Schwellenspannung der p-Kanal-Transistoren ist, ist es vorteilhaft, die MOS-Transistoren mit Gateelektroden zu versehen, die polykristallines, p*-dotiertes Germanium enthalten. Die Gateelektroden können aus reinem polykristallinem Germanium oder aus einer Mischung aus polykristallinem Si_xGe_{1-x} bestehen. Polykristallines, p*-dotiertes Germanium weist eine Austrittsenergie auf, die im wesentlichen in der Mitte der Bandlücke von verspanntem Silizium liegt. Es lassen sich damit sowohl n- als auch p-Obertlachenkanal-MOS-Transistoren mit exzellenten Kennlinien realisieren.

Es ist besonders vorteilhaft, in einer Halbleiterinsel ein komplementäres MOS-Transistorpaar, das einen p-Kanal-Transistor und einen n-Kanal-Transistor als Inverter umfaßt, zu realisieren.

Die Herstellung der Halbleiterinseln erfolgt vorzugsweise ausgehend von einem SOI-Substrat, das eine Siliziumschicht und eine darunter angeordnete isolierende Schicht auf einer Trägerscheibe umfaßt. Die Siliziumschicht wird inselförmig strukturiert, wobei die Oberläche der isolierenden Schicht teilweise freigelegt wird. Die Si_{1.x}Ge_x-Schicht kann sowohl durch selektive Epitaxie auf der strukturierten Siliziumschicht, als auch durch Einbringen von Germanium durch Implantation oder Diffusion in die strukturierte Siliziumschicht gebildet werden. Im Hinblick auf eine definierte Schichtdicke ist die selektive Epitaxie vorteilhaft.

Die verspannte Siliziumschicht wird anschließend durch selektive Epitaxie aufgewachsen. Beim epitaktischen Aufwachsen wird in der verspannten Siliziumschicht die Gitterkonstante aus der Si_{1-x}Ge_x-Schicht übernommen.

Im Hinblick auf flache Source/Drain-Gebiete ist es vorteilhaft, die Source/Drain-Gebiete jeweils aus einem ersten Teilgebiet und einem zweiten Teilgebiet zu bilden. Das zweite Teilgebiet weist dabei eine geringere Tiefe und Dotierstoffkonzentration als das erste Teilgebiet auf. Die effektive Kanallänge wird durch den lateralen Abstand der zweiten Teilgebiete bestimmt. In der Literatur sind für die ersten Teilgebiete der Begriff HDD-Profil und für die zweiten Teilgebiete der Begriff LDD-Profil gebräuchtich.

Es ist vorteilhaft, zunächst die ersten Teilgebiete herzustellen, wobei Spacer an den Flanken der Gateelektrode den Abstand der ersten Teilgebiete zur Gateelektrodenkante definieren. Nach Entfernen dieser
Spacer werden anschließend die zweiten Teilgebiete der Source/Drain-Gebiete erzeugt. Da die zweiten Teilgebiete nach den ersten Teilgebieten gebildet werden,
sind sie den Temperaturbelastungen und den Prozeßschritten zur Bildung der ersten Teilgebiete nicht unterworfen und können daher mit einem steileren
Dotierstoffprofil hergestellt werden.

Vorzugsweise werden die zweiten Teilgebiete für die Source/Drain-Gebiete für die p-Kanal-Transistoren durch Ätzen mindestens in die verspannte Siliziumschicht und anschließende selektive in situ dotierte Epitaxie gebildet. Bei der in situ dotierten Epitaxie wird der Dotierstoff in das epitaktisch gewachsene Kristallgebiet eingebaut. Eine nachfolgende Aktivierung des Dotierstoffs ist bei der in situ dotierten Epitaxie nicht erforderlich. Damit können stufenförmig Doti rstoff-

profile gebildet werden.

Im folgenden wird die Erlindung anhand eines Ausführungsbeispiels, das in den Figuren dargestellt ist, naher erläutert.

- Figur 1 zeigt ein Substrat mit einer Halbleitennsel
- Figur 2 zeigt das Substrat nach Bildung von Wannen zur Aufnahme von komplementaren
 MOS-Transistoren in der Halbleiterinsel,
 nach Bildung von Gatedielektrikum, Gateelektrode, Seitenwandspacern und
 Abscheidung einer ersten Hilfsschicht und
 einer zweiten Hilfsschicht.
- Figur 3 zeigt das Substrat nach Bildung von Spacern aus der zweiten Hilfsschicht und Bildung von ersten Teilgebieten für die Source/Drain-Gebiete des n-Kanal-Transistors.
- Figur 4 zeigt das Substrat nach Bildung von ersten Teilgebieten für die Source/Drain-Gebiete der p-Kanal-Transistoren.
- Figur 5 zeigt das Substrat nach Entfernen der Spacer und Bildung von zweiten Teilgebieten für die Source/Drain-Gebiete der n-Kanal-Transistoren.
- Figur 6 zeigt das Substrat nach einer Ätzung in die Halbleiterinsel im Bereich des p-Kanal-Transistors.
- Figur 7 zeigt das Substrat nach Bildung von zweiten Teilgebieten der Source/Drain-Gebiete für den p-Kanal-Transistor durch selektive in situ dotierte Epitaxie.
- Figur 8 zeigt das Substrat nach selektivem Aufwachsen von Silizium.
 - Figur 9 zeigt das Substrat nach Bildung von Silizidschichten an der Oberfläche der Source/Drain-Gebiete und der Gateelektroden.

Die Darstellungen in den Figuren sind nicht maßstabsgerecht.

Auf einer Trägerplatte 1 aus zum Beispiel Silizium oder Saphir ist eine isolierende Schicht 2 aus zum Beispiel SiO₂ mit einer Schichtdicke von zum Beispiel 400 nm angeordnet. Auf der isolierenden Schicht 2 ist eine strukturierte Siliziumschicht 3 mit einer Schichtdicke von zum Beispiel 0 bis 10 nm, eine Si_{1.x}Ge_x-Schicht 4 mit einer Schichtdicke von zum Beispiel 15 nm und einem Germaniumanteil von zum Beispiel 35 Prozent und eine verspannte Siliziumschicht 5 mit einer Schicht-

3

dicke von zum Beispiel 5 nm angeordnet. Die strukturierte Siliziumschicht 3, die Si_{1-x}Ge_x-Schicht 4 und die verspannte Siliziumschicht 5 bilden gemeinsam eine Halbleiterinsel 6 (siehe Figur 1).

Zur Herstellung der Halbleiterinsel 6 wird vorzugsweise ein SOI-Substrat verwendet, das die Trägerplatte 1 aus Silizium und die isolierende Schicht 2 aus SiO2 und eine darauf angeordnete monokristalline Siliziumschicht umfaßt. Zunächst wird die monokristalline Siliziumschicht auf die gewünschte Dicke reduziert, zum Beispiel durch Oxidation und Ätzen mit zum Beispiel HF. Anschließend wird mit Hille photolithographischer Prozeßschritte die strukturierte Siliziumschicht 3 gebildet. Die Si_{1-x}Ge_x-Schicht 4 wird durch selektive Epitaxie unter Verwendung von H2. SiH2Cl2. GeH4 als Prozeßgas im Temperaturbereich zwischen 500°C und 900°C und Druckbereich zwischen 1 und 760 Torr aufgewachsen. In der Si_{1-x}Ge_x-Schicht auftretende mechanische Verspannungen relaxieren in die strukturierte Siliziumschicht 3 über die freiliegenden Seitenflächen. Die bei der selektiven Epitaxie gebildete Sing Geg-Schicht 4 ist annähernd frei von mechanischen Spannungen. Die verspannte Siliziumschicht 5 wird ebenfalls durch selektive Epitaxie aufgewachsen. Dabei wird als Prozeßgas H₂, SiH₂Cl₂ verwendet. Die Prozeßtemperatur liegt zwischen 600°C und 800°C, der Druck zwischen 1 und 760 Torr.

Die Halbleiterinsel 6 weist parallel zur Oberfläche der isolierenden Schicht 2 Abmessungen von zum Beispiel 2 μ m·x 5 μ m auf.

Durch Änderung der Prozeßgaszusammensetzung bei der selektiven Epitaxie zur Herstellung der Si_{1.x}Ge_x-Schicht entsteht an der Grenzfläche zur verspannten Siliziumschicht 5 eine Pufferschicht aus Si_{1.y}Ge_x, in der der Germaniumanteil stetig abnimmt. Der Übersichtlichkeit halber ist die Pufferschicht in Figur 1 nicht dargestellt. Die Pufferschicht weist eine Dicke von zum Beispiel 10 nm auf. Der Germaniumanteil y beträgt zum Beispiel 35 Prozent bis 0 Prozent.

Zur Herstellung eines n-Kanal-Transistors und eines p-Kanal-Transistors in der Halbleiterinsel 6 wird zunächst eine Streuoxidschicht aus TEOS-SiO₂ in einer Dicke von 20 nm abgeschieden (nicht dargestellt). Durch maskierte Implantation wird eine p-dotierte Wanne 7 für den n-Kanal-Transistor und eine p-dotierte Wanne 8 für den p-Kanal-Transistor gebildet (siehe Figur 2). Die Implantation der p-dotierten Wanne 7 erfolgt zum Beispiel mit Bor mit einer Dosis von 2 x 10¹² cm⁻² bei 7 keV. Die Implantation zur Bildung der n-dotierten Wanne 8 erfolgt zum Beispiel mit Phosphor mit einer Dosis von 3 x 10¹² cm⁻² bei 15 keV.

Danach werden photolithographisch die endgültigen, vertikalen Inselkanten definiert und anisotrop mit zum Beispiel CHF₃/CF₄ (Streuoxid), bzw. HBr (Si/SiGe-Stack) geätzt (Ätzstop ist die isolierende Schicht 2). Nach eventueller Passivierung der Seitenwände der Halbleiterinsel werden dort Seitenwandspacer 9 zum Beispiel aus Si₃N₄ gebildet und die Streuoxidschicht entfernt (siehe Figur 2).

Zur Bildung von Gatedielektrikum 10. Gateelektrod 11 und Deckschicht 12 für den n-Kanal-Transistor und den p-Kanal-Transistor wird anschließend eine zum Beispiel 3 nm dicke SiO₂-Schicht durch Plasmaabscheidung oder durch th irnische Oxidation bei 600°C eine polykristalline Gateelektrodenschicht aus zum Beispiel polykristallinem Germanium oder polykristallinem Si_{1-x}Ge_{1-x} mit x gleich 0.15 und eine Deckschicht is SiO₂ in einer Dicke von zum Beispiel 200 nm acuteschieden und anschließend mit Hilfe photolithograpmischer Prozeßschritte und anisotropem Ätzen, zum Beispiel mit HBr, strukturiert. Alternativ kann die Gateelektrode 11 mit Hilfe von Elektronenstrahllithographie oder mit Hilfe von Spacertechniken strukturiert werden. Die Gatelänge beträgt zum Beispiel 100 nm.

Es wird ganzflächig eine erste Hilfsschicht 13 aus zum Beispiel TEOS-SiO₂ oder Si₃N₄ in einer Schichtdicke von zum Beispiel 10 nm mit im wesentlichen kontormer Kantenbedeckung abgeschieden. Darauf wird eine zweite Hilfsschicht 14 aus zum Beispiel Polysilizium mit einer Schichtdicke von zum Beispiel 60 nm abgeschieden. Die zweite Hilfsschicht 14 ist selektiv zur ersten Hilfsschicht 13 ätzbar.

Durch anisotropes Ätzen der zweiten Hilfsschicht 14 selektiv zur ersten Hilfsschicht 13 mit zum Beispiel HBr werden im Bereich der Flanken der Gateelektroden 11 Spacer 140 gebildet (siehe Figur 3). Es wird eine erste Maske 15 aus zum Beispiel Photolack gebildet, die die n-dotierte Wanne 8 abdeckt. Zur Bildung erster Teilgebiete 16 der Source/Drain-Gebiete für den n-Kanal-Transistor wird eine Implantation mit Arsen mit einer Dosis von 2 x 10¹⁵ cm⁻² bei einer Energie von 30 keV durchgeführt. Anschließend wird die erste Maske 15 entfernt und ein Temperschritt durchgeführt zur Ausheilung von Implantationsschäden und zum Eintreiben und Aktivieren des Dotierstoffes in den ersten Teilgebieten 16 des n-Kanal-Transistors. Der Temperschritt wird bei zum Beispiel 800°C 60 Sekunden durchgeführt.

Es wird eine zweite Maske 17 erzeugt, die die pdotierte Wanne 7 abdeckt. Durch Implantation mit Bor
bei 2 x 10¹⁵ cm⁻² und 10 keV werden erste Teilgebiete
18 der Source/Drain-Gebiete für den p-Kanal-Transistor
gebildet (siehe Figur 4). Durch Verwenden einer etwas
höheren Energie bei der Implantation zur Bildung der
ersten Teilgebiete 16 für den n-Kanal-Transistor und der
ersten Teilgebiete 18 für den p-Kanal-Transistor können
entstehende mechanische Verspannungen besser
abgeleitet werden, da bei höherer Energie und Dosis
der Implantation die isolierende Schicht 2 aufgeweicht
wird und ein Gleiten der Hableiterinsel 6 zum Abbau
mechanischer Spannungen erleichtert wird.

Die zweite Maske 17 wird entfernt. Die Spacer 140 werden durch naßchemisches Ätzen zum Beispiel mit Cholin selektiv zur ersten Hilfsschicht 13 entfernt (siehe Figur 5).

Es wird ein dritte Maske 19 zum Beispiel aus Photolack gebildet, die die n-dotierte Wanne 8 abdeckt.

Durch Implantation mit Arsen mit 2 x 10¹⁴ cm⁻² bei 10 keV werden zweite Teilgebiete 20 der Source/Drain-Gebiete für den n-Kanal-Transistor gebildet (siehe Figur 5). Die Tiefe und die Dotierstoffkonzentration der zweiten Teilgebiete 20 der Source/Drain-Gebiete ist geringer als für die ersten Teilgebiete 16. Die laterale Abmessung der zweiten Teilgebiete 20 ist jedoch großer als die der ersten Teilgebiete 16, da zuvor die Spacer 140 entfernt wurden.

Nach Entfernen der dritten Maske 19 wird ein gemeinsamer Temperschritt durchgeführt, um Implantationsschaden bei der Bildung der ersten Teilgebiete 18 für den p-Kanal-Transistor und der zweiten Teilgebiete 20 für den n-Kanal-Transistor auszuheilen und den Dotierstoff in diesen Gebieten einzutreiben und zu aktivieren. Der Temperschritt erfolgt zum Beispiel bei 750°C, 30 Sekunden. Bei diesen Temperbedingungen wird ein Auseinanderlaufen des Dotierstoffprofils insbesondere im zweiten Teilgebiet 20 für den n-Kanal-Transistor vermieden.

Es wird eine vierte Maske 21 aus zum Beispiel Photolack gebildet, die die p-dotierte Wanne 7 abdeckt. Durch anisotropes Ätzen zum Beispiel mit einem anisotropen CHF₃- und CF₄-Ätzprozeß wird im Bereich für den p-Kanal-Transistor die erste Hilfsschicht 13 geätzt, wobei aus der ersten Hilfsschicht 13 Spacer 130 an den Flanken der Gateelektrode 11 entstehen (siehe Figur 6).

Durch eine Ätzung, die Silizium selektiv zu den Spacern 130 angreift, werden im Bereich für den p-Kanal-Transistor seitlich der Gateelektrode 6 Vertiefungen 22 gebildet. Die Ätzung erfolgt vorzugsweise isotrop, so daß sich die Vertiefungen auch unter die Spacer 130 erstrecken. Die Vertiefungen 22 weisen eine Tiefe von zum Beispiel 15 nm auf. Sie reichen bis in die Si_{1-x}Ge_x-Schicht 4 hinein. Bei der Ätzung der Vertiefungen 22 ist es vorteilhaft, ein Germaniumsignal aus der Si_{1-x}Ge_x-Schicht 4 als Stopsignal zu verwenden. Die Ätzung erlolgt zum Beispiel naßchemisch mit Cholin.

Nach Entfernen der vierten Maske 21, und einer Naßreinigung der im Bereich der Vertietungen 22 freigelegten kristallinen Oberflächen zum Beispiel durch einen HF-Dip werden die Vertietungen 22 durch selektive, in situ dotierte epitaktische Abscheidung mit zweiten Teilgebieten 23 der Source/Drain-Gebiete für den phanal-Transistor aufgefüllt. Dabei ist es vorteilhaft, vor der epitaktischen Abscheidung durch geringe Zugabe von GeH4 oder SiH4 bei 750°C in situ eine Niedertemperaturreinigung der Oberflächen durchzuführen, bei der das natürliche Oxid von Si-Oberflächen abgeätzt wird.

Die in situ dotierte, selektive epitaktische Siliziumabscheidung erfolgt zum Beispiel unter Verwendung eines Gasgemisches aus H₂, SiH₂Cl₂, HCl und B₂H₆ bei 750°C und 10 Torr. Die Prozeßtemperatur wird dabei so gewählt, daß die Struktur und Zusammensetzung der strukturi inten Siliziumschicht 3, der Si₁. "Ge. Schicht 4 und dir verspannten Siliziumschieht unverändert bleiben. Durch die Zugabe von B₂H₅ zu dem Prozeßgasgemisch wird in guter Näherung ein stufenförmiges Dotierprofil für die zweiten Teilgebiete 23 erzeugt. Der Dotierstoff wird in den zweiten Teilgebieten 23 durch die in situ dotierte Epitaxie in das Kristalligitter eingebaut, so daß kein Temperschrift zur Aktivierung der Dotierstoffe erforderlich ist. Das bei der selektiven Epitaxie erzeugte stufenformige Dotierprofil definiert daher die Ausdehnung der zweiten Teilgebiete 23 für den p-Kanal-Transistor. Die zweiten Teilgebiete 23 für den p-Kanal-Transistor weisen eine Tiefe von zum Beispiel 15 nm auf (siehe Figur 7).

Danach wird auch im Bereich des n-Kanal-Transistors eine Spaceratzung zum Beispiel mit einem anisotropen CHF3- und CF4-Ätzprozeß durchgeführt, bei dem die erste Hilfsschicht 13 geätzt wird und an den Flanken der Gateelektrode 6 Spacer 130 entstehen. Bei der Spaceratzung im Bereich des n-Kanal-Transistors kann der Bereich des p-Kanal-Transistors mit einer weiteren Maske, die nicht dargestellt ist, abgedeckt werden.

Anschließend werden durch selektive Epitaxie freiliegende Siliziumoberlächen mit einer Si_{1.2}Ge₂-Schicht 24 versehen. Die Si_{1.2}Ge₂-Schicht 24 wird undotiert aufgewachsen. Dazu wird zunächst eine Naßreinigung zum Beispiel mit einem HF-Dip und eine Niedertemperaturreinigung bei zum Beispiel 750°C durchgeführt. Die anschließende epitaktische Abscheidung von Si_{1.2}Ge₂ erfolgt zum Beispiel bei 650°C und 10 Torr mit einem Gasgemisch, das H₂. SiH₂Cl, HCl und GeH₂ enthält. Die Kristallzusammensetzung wird dabei so gewählt, daß die Gitterkonstante der Si_{1.2}Ge₂-Schicht 24 der Gitterkonstante der Si_{1.2}Ge₂-Schicht 4 im wesentlichen gleicht, so daß kein weiterer Streß aufgebaut wird.

Nach Entfernen der Deckschicht 12 von den Gateelektroden 11 werden Silizidanschlüsse gebildet. Dazu wird zum Beispiel eine Titanschicht abgeschieden und ein Temperschritt zur Bildung der Titansilizidanschlüsse 25 durchgeführt. Bei der Bildung der Titansilizidanschlüsse 25 wird die Si_{1-z}Ge_zSchicht 24 vollständig aufgebraucht, so daß nirgendwo ungewollte pn-Übergänge entstehen. Die Titansilizidanschlüsse 24 entstehen sowohl an der Oberfläche der ersten Teilgebiete 16, 18 und zweiten Teilgebiete 20, 23 als auch auf der Oberfläche der Gateelektroden 11 und auf der freiliegenden Halbleiteroberfläche zwischen den benachbarten n-Kanal- und p-Kanal-Transistoren. Dadurch wird ein Source/Drain-Gebiet des p-Kanal-Transistors mit einem des n-Kanal-Transistors verbunden. Auf diese Weise wird selbstjustierend ein Inverter hergestellt.

Bei kurzen Kanallängen unter 150 nm liegt es im Rahmen der Erfindung, die Gateelektroden 11 mit T-förmigen Querschnitt herzustellen, um den Anschlußwiderstand der Gateelektroden 11 zu verbessern.

Die Seitenwandspacer 9 aus Si₃N₄ verhindern in diesem Beispiel die Ausbildung parasitärer MOS-Tran-

sistoren entlang der Seitenwände der Halbleit rinsel 6. Die Seitenwandspacer 9 könn in alternativ aus SiO₂ gebildet werden. Um in diesem Fall ein Freiätzen der Ecken der Halbleiterinsel 6 bei der Strukturi rung des Gatedielektrikums 10 zu verm iden, liegt es in di sem Fall im Rahmen der Erfindung, die Gateelektrode 11 aus mindestens zwei Schichten herzustellen, die nacheinander abgeschieden und strukturiert werden und wober zwischen den beiden Schichten ein weiterer SiO₂-Spacer gebildet wird.

In dem Ausführungsbeispiel wird in der Halbleiterinsel ein p-Kanal-Transistor und ein n-Kanal-Transistor hergestellt, die als Inverter verschaftet sind. Selbstverständlich ist die Erfindung auch anwendbar auf Halbleiterinseln in denen nur ein Transistortyp, zum Beispiel noder p-Kanal-Transistoren oder nur ein einzelner Transistor vorgesehen ist.

Da die Halbleiterinseln 6 an der Oberfläche der isolierenden Schicht 2 angeordnet sind und die Kapazität der ersten Teilgebiete 16, 18 und zweiten Teilgebiete 20, 23 der Source/Drain-Gebiete zur Trägerplatte 1 umgekehrt proportional zur Dicke der isolierenden Schicht 2 ist, läßt sich diese Kapazität über die Dicke der isolierenden Schicht 2 einstellen. Weist die isolierende Schicht 2 eine Dicke von zum Beispiel 400 nm auf, so sind diese Kapazitäten vergleichbar mit denjenigen in einem MOS-Transistor in semiisolierendem GaAs. Damit werden in der erfindungsgmäßen CMOS-Schaltungsanordnung mit Si-MOS-Transistoren mit III-V-Halbleiter-Schaltungen vergleichbare Kapazitäten, annähernd ebenso gute Niederfeldbeweglichkeiten, aber gegenüber GaAs bessere Sättigungsdriftgeschwindigkeiten bei hohen Feldern erzielt. Bei Kanalunter 100 nm sollten aber die Sättigungseigenschaften einen größeren Einfluß auf die 35 Schaltzeiten haben als die Niederfeldbeweglichkeiten.

Patentansprüche

- Integrierte CMOS-Schaltungsanordnung,
 - bei der auf einer isolierenden Schicht (2), die auf einer Trägerplatte (1) angeordnet ist, Halbleiterinseln (6) angeordnet sind, die jeweils mindestens eine Si_{1-x}Ge_x-Schicht (4) und eine verspannte Siliziumschicht (5), die im wesentlichen die gleiche Gitterkonstante wie die Si_{1-x}Ge_x-Schich: (4) aufweist, umfassen,
 - bei der in mindestens einer Halbleiterinsel (6) 50 ein p-Kanal-MOS-Transistor und in mindestens einer Halbleiterinsel ein n-Kanal-MOS-Transistor vorgesehen ist.
- CMOS-Schaltungsanordnung nach Anspruch 1. bei der zwischen der Si_{1-x}Ge_x-Schicht (4) und der isolierenden Schicht (2) eine Siliziumschicht (3) angeordnet ist.

- 3. CMOS-Schaltungsanordnung nach Anspruch 2.
 - bei der die strukturierte Siliziumschicht (3) eine
 Dicke zwischen 0 nm und 20 nm aufweist.
 - bei der die Si_{1-x}Ge_x-Schicht (4) eine Dicke zwischen 10 nm und 50 nm und einen Germaniumanteil von zwischen 20 Prozent und 50 Prozent aufweist.
 - bei der die verspannte Siliziumschicht (5) eine Dicke zwischen 5 nm und 20 nm aufweist.
- CMOS-Schaltungsanordnung nach einem der Ansprüche 1 bis 3, bei der zwischen der Si_{1-x}Ge₂-Schicht (4) und der verspannten Siliziumschicht (5) eine Pufferschicht angeordnet ist, die Si_{1-y}Ge_y enthält und in der der Germaniumanteil abnimmt.
- CMOS-Schaltungsanordnung nach einem der Ansprüche 1 bis 4, bei der die Gateelektroden (11) der MOS-Transistoren polykristallines Germanium enthalten.
- 6. CMOS-Schaltungsanordnung nach einem der Ansprüche 1 bis 5, bei der in mindestens einer Halbleiterinsel (6) mindestens ein p-Kanal-Transistor und ein n-Kanal-Transistor angeordnet sind.
- Verfahren zur Herstellung einer integrierten CMOS-Schaltungsanordnung,
 - bei dem die Siliziumschicht (3) eines SOI-Substrates, das eine Siliziumschicht (3) und eine darunter angeordnete isolierende Schicht (2) auf einer Trägerplatte (1) umfaßt, inselförmig strukturiert wird, wobei die Oberfläche der isolierenden Schicht (2) teilweise treigelegt wird,
 - bei dem zur Bildung von Halbleiterinseln (6) auf der strukturierten Siliziumschicht (3) eine Si₁. xGe_x-Schicht (4) und eine verspannte Siliziumschicht (5) gebildet werden.
 - bei dem die Dicke der Si_{1-x}Ge_x-Schicht (4) so auf die Dicke der strukturierten Siliziumschicht (3) abgestimmt wird, daß sich die Gitterkonstante der strukturierten Siliziumschicht (3) der Gitterkonstanten der Si_{1-x}Ge_x-Schicht (4) anpaßt,
 - bei dem in den Halbleiterinseln (6) n-Kanal-Transistoren und/oder p-Kanal-Transistoren gebildet werden.
 - 8. Verfahren nach Anspruch 7.
 - bei dem die strukturierte Siliziumschicht (3) in

einer Dicke zwischen 5 nm und 20 nm gebildet wird


- bei dem die Si_{1,x}Ge_x-Schicht (4) mit einer Dicke zwischen 10 nm und 50 nm und einem Germaniumanteil x zwischen 20 Prozent und 50 Prozent gebildet wird.
- bei dem die verspannte Siliziumschicht (5)-in einer Dicke zwischen 5 nm und 50 Prozent gebildet wird.
- Verfahren nach Anspruch 7 oder 8, bei dem zur Bildung der Halbleiterinseln (6) durch selektive Epitaxie auf die strukturierte Siliziumschicht (3) die Si_{1-x}Ge_x-Schicht (4) und die verspannte Siliziumschicht (5) aufgewachsen werden.
- Verfahren nach Anspruch 7 oder 8,
 bei dem zur Bildung der Halbleiterinseln (6) in die strukturierte Siliziumschicht (3) zur Bildung der Si_{1-x}Ge_x-Schicht (4) Germanium durch Implantation oder Diffusion eingebracht wird und bei dem auf die Si_{1-x}Ge_x-Schicht (4) die verspannte Siliziumschicht (5) durch selektive Epitaxie aufgewachsen wird.
- 11. Verfahren nach einem der Ansprüche 7 bis 10. bei dem zwischen der Si₁-xGex-Schicht (4) und der verspannten Siliziumschicht (5) durch selektive Epitaxie eine Pufferschicht aufgewachsen wird, die Si₁-yGey mit y ≤ x enthält und in der Germaniumanteil abnimmt.
- 12. Verfahren nach einem der Ansprüche 7 bis 11.
 - bei dem zur Herstellung mindestens eines p-Kanal-Transistors und eines n-Kanal-Transistors auf der Oberfläche der Halbleiterinseln (6) Gatestapel gebildet werden, die jeweils ein Gatedielektrikum (10), eine Gateelektrode (11) und eine Deckschicht (12) umfassen,
 - bei dem eine Hilfsschicht (13) mit im wesentlichen konformer Kantenbedeckung abgeschieden wird.
 - bei dem im Bereich der Flanken der Gatestapel Spacer (140) gebildet werden, die selektiv zur Hilfsschicht (13) ätzbar sind,
 - bei dem jeweils durch maskierte Implantation erste Teilgebiete (16, 18) der Source/Drain-Gebiete für den n-Kanal-Transistor und den p-Kanal-Transistor gebildet werden.
 - bei dem die Spacer (140) entfernt werden,
 - bei dem nacheinander zweite Teilgebiete (20,


23) der Source/Drain-Gebiete für den n-Kanal-Transistor und den p-Kanal-Transistor gebildet werden, während Tiefe und Dotierstoffkonzentration jeweils geringer als die der ersten Teilgebiete (16, 18) ist.

- 13. Verfahren nach Anspruch 12, bei dem mindestens die zweiten Teilgebiete (23) der Source/Drain-Gebiete für den p-Kanal-Transistor durch Ätzen mindestens in die verspannte Siliziumschicht (5) und selektive, in situ dotierte Epitaxie gebildet werden.
- Verfahren nach einem der Ansprüche 7 bis 13.
 bei dem die Gateelektroden (11) der MOS-Transistoren polykristallines Germanium umfassen.

55

35








FIG 4




FIG 5

9 20 10 10 10 10 13 13 13 14 6

FIG 6

9

11

12

12

130

10

130

16


7


16


18

8

18







EP 0 838 858 A3

(12)


EUROPÄISCHE PATENTANMELDUNG

- (88) Veröffemlichungstag A3: 30.09.1998 Patentblatt 1998/40
- (51) Int. Cl.⁶, **H01L 27/092**, H01L 27/12, H01L 21/86, H01L 21/84
- (43) Veröffentlichungstag A2: 29.04.1998 Patentblatt 1998/18
- (21) Anmeldenummer: 97113774.0
- (22) Anmeldetag: 08.08.1997
- (84) Benannte Vertragsstaaten:
 AT BE CH DE DK ES FI FR GB GR IE IT LI LU MC
 NL PT SE
 Benannte Erstreckungsstaaten:
 AL LT LV RO SI
- (30) Priorităt: 27.09.1996 DE 19639874
- (71) Anmelder: SIEMENS AKTIENGESELLSCHAFT 80333 München (DE)

- (72) Erfinder:
 - Lustig, Bernhard, Dr. 81737 München (DE)
 - Schäfer, Herbert, Dr. 85635 Höhenkirchen-Siegertsbr. (DE)
 - Franosch, Martin 81739 München (DE)
- (54) Integrierte CMOS-Schaltunsanordnung und Verfahren zu deren Herstellung
- (57) Auf einer isolierenden Schicht (2), die auf einer Trägerplatte (1) angeordnet ist, sind Halbleiterinseln (6) angeordnet, die jeweils mindestens eine Si_{1-x}Ge_x-Schicht (4) und eine verspannte Siliziumschicht (5) umfassen, die im wesentlichen die gleiche Gitterkon-

stante wie die Si_{1-x}Ge_x-Schicht (4) aufweist. Die Halbleiterinseln werden vorzugsweise durch selektive Epitaxie gebildet und umfassen p-Kanal-MOS-Transistoren und/oder n-Kanal-MOS-Transistoren.

FIG9





EUROPÄISCHER RECHERCHENBERICHT

Nummer der Anmeldung

EP 97 11 3774

ategona	Kennzeichnung des Dokum der maßgebliche	ents mit Angabe, soweit enford n Teile	erich,	Betrifft Anspruch	KLASSIFIKATION DER ANMELDUNG (INLCI.6)
Υ	JP 07 142 742 A (SH * Abbildungen 1-10		1-	-14	H01L27/092 H01L27/12 H01L21/86
D,Y	K. RIM: "ENHANCED SURFACE-CHANNEL STR PROCEEDINGS OF THE ELECTRON DEVICES ME 10 13.Dezember Seiten 517-520, XPO "Seite 517 - Seite	AINED-SI p-MOSFETS 1995 INTERNATIONAL ETING, IEDM'95, 1995, WASHINGTON, 02073202		-14	H01L21/84
Y	EP 0 651 439 A (IBM * Spalte 3, Zeile 2 Abbildungen 1,2 *) 3.Mai 1995 6 - Spalte 4, Zeil		-14	
Y	EP 0 469 790 A (AME TELEGRAPH COMPANY) * Zusammenfassung;	5.Februar 1992	D 9		
A	*PLANAR FULLY-INTEGRATED BULK/SOI SIGE CMOS FABRICATION PROCESS* IBM TECHNICAL DISCLOSURE BULLETIN, Bd. 34, Nr. 10A, 1. März 1992, Seiten 128-129, XP000302251 * Seite 128, Zeile 5 - Seite 129, Zeile 17			-14	RECHERCHIERTE SACHGEBIETE (IM.CL6)
A	EP 0 587 520 A (1BM * Zusammenfassung;	- 1	-14		
A	EP 0 480 446 A (TEX 15.April 1992 * Spalte 15, Zeile		′	2-14	
Derv	rorisgende Recherchenbericht wu	rde für alle Patentansprüche e			Proter
	MÜNCHEN	30.Juli 199		Ber	rthold, K
X. vo Y: vo	KATEGORIE DER GENANNTEN DOK in besonderer Bedeutung allein betrach in besonderer Bedeutung in Verbindum deren Veröffentlichung derseiben Kate chnologischer Hintergrund	E : Alterer nech d g mit einer D : in der	s Patentdokum tem Anmeldedi Anmeldung an uderen Gründe	est, das jedo gum veröffer geführtes Di n angeführte	Theorien oder Grundsätze sich erst am oder ntlicht worden ist okument a Dolument



EUROPÄISCHER RECHERCHENBERICHT

Nummer der Anmeldung

EP 97-11 3774

	EINSCHLÄGIGE DO! Kehnzeichnung des Dokuments m	KLÁSSIFIKATIÓN DER		
alegona	der maßgeblichen Teile		Betrifft Anspruch	ANMELDUNG (Int.Cl.6)
	FITZGERALD E A: "THE E GROWTH AREA ON MISFIT A DISLOCATION DENSITIES I HETEROSTRUCTURES" JOURNAL OF VACUUM SCIEN PART B, Bd. 7, Nr. 4, 1.Juli 19 Seiten 782-788, XP00016	ND THREADING N MISMATCHED CE AND TECHNOLOGY: 89.	9	
	* Seite 787 - Seite 788			
A	EP 0 683 522 A (IBM) 22 * Spalte 8, Zeile 51 - Abbildungen 1-3 *	.November 1995 Spalte 9, Zeile 17;	1-14	
A	ON SIMOX*	-MOBILITY GESI PMOS	1-14	
	IEEE ELECTRON DEVICE LE Bd. 14, Nr. 11, 1.Novem Seiten 520-522, XP00041 * Seite 520, rechte Spa			
	Seite 521, rechte Spalt Abbildung 1 *	e, Zeile 48;		RECHERCHIERTE SACHGEBIETE (INLCI.6)
		-		
•				
				-
Der v	ortiegende Recherchenbericht wurde für	alle Patentansprüche erstellt	1	
	Recherchangri	Amonubosum our Recherche	<u> </u>	Proter
	MÜNCHEN	30.Juli 1998	Ber	thold, K

